

最先端研究開発支援プログラム（FIRST）中間評価に係るヒアリング
（省エネルギー・スピントロニクス論理集積回路の研究開発）

1. 日時 平成24年9月5日（水） 11：00～11：50

2. 場所 中央合同庁舎4号館12階 共用1211会議室

3. 出席者

相澤 益男 総合科学技術会議議員

奥村 直樹 総合科学技術会議議員

今榮東洋子 総合科学技術会議議員

西尾章治郎 大阪大学情報科学研究科教授（外部有識者）

秋永 広幸 産業技術総合研究所ナノデバイスセンターセンター長（外部有識者）

今井 浩 東京大学情報理工学研究科教授（外部有識者）

久間 和生 三菱電機株式会社常任顧問（外部有識者）

黒部 篤 株式会社東芝セミコンダクター&ストレージ社半導体研究開発センター長
（外部有識者）

中野 節 内閣府官房審議官（科学技術政策担当）

川本 憲一 政策統括官（科学技術政策・イノベーション担当）付参事官（最先端研究
開発支援プログラム担当）

4. 説明者

大野 英男 東北大学省エネルギー・スピントロニクス集積化システムセンター
センター長（中心研究者）

遠藤 哲郎 東北大学大学院工学研究科教授

笠井 直記 東北大学省エネルギー・スピントロニクス集積化システムセンター
教授（研究支援統括者）

羽生 貴弘 東北大学電気通信研究所教授

池田 正二 東北大学電気通信研究所准教授

5. 議事

【事務局】

それでは、皆様おそろいですので、これより研究課題「省エネルギー・スピントロニクス論理集積回路の研究開発」についての中間評価に係るヒアリングを始めさせていただきたいと思っております。

本日の出席者は、お手元の座席表のとおりでございますが、研究課題側から中心研究者である大野先生を初めご出席いただきましてありがとうございます。

また、本日の配付資料はお手元に一覧をお配りさせていただいておりますので、ご確認をしていただければと思います。

このヒアリングにつきましては、非公開で行いますが、後日、今後の研究発表、あるいは知的財産権等に支障がないことを確認した上で議事概要を公開させていただきたいと思っております。

時間配分につきましては、研究課題側からの説明を15分、その後、質疑応答35分ということで、説明に当たっては時間厳守をお願いをいたしたいと思っております。

なお、説明につきましては、これは事前にご連絡差し上げておりますが、課題全体の研究の進捗度合いと目標の達成見通しについて国際的な優位性、あるいはサブテーマの役割、相互関係を含めて簡潔で明瞭なご説明をお願いしたいというふうに思います。

説明では、終了5分前に予鈴、終了時間に本鈴を鳴らさせていただきますので、時間が来ましたら、途中であっても説明を中断していただければと思います。

質疑応答につきましては、終了3分前に予鈴を鳴らさせていただきます。

それでは、研究課題側からのご説明をよろしく願いいたします。

【説明者】

大野でございます。どうぞよろしくお願いいたします。

ここに座っております者は、研究支援統括者の笠井ほか、遠藤、羽生、池田の面々でございます。

それでは、1枚めくっていただきまして、自己評価資料に基づいて、以下、ご報告をさせていただきます。

それでは、3ページ目にまいりまして、「研究課題の所期の目標の優位性等について」ということについてまずご説明を申し上げます。

研究課題の所期の目標は、数値目標としては、そこにございますスピントロニクス論理集積

回路の性能を実証する。既存のCMOS集積回路に対して面積比×性能比×消費電力比の掛け算で1/64以下を実現したいというふうに申請書でお約束してございます。

その目標を達成するための方策といたしまして、スピントロニクス材料の開発、そしてデバイス・プロセス開発、かつ回路のIP開発、設計手法の開発を一貫して行いまして、その上でこの集積回路を実際につくっております。今、徐々にスケールアップをしております、その動作実証が進んでいるところでございます。

目標の優位性でございますが、今、申し上げた材料からプロセス・回路設計までの一貫した開発と集積回路を作るということを含めて動作実証ができるグループは、論理集積回路においては少なくとも論文発表されている限りで私どもだけでございます。それに加えて、最初にお約束いたしました1/64以下を実現するというのは、世界の最先端をリードする目標であり、かつそれが見込まれる成果でございます。したがって、申請時にお約束いたしました数値目標は、現在でも非常に優位であって、かつ実現されれば国際的に高い水準のものであるという、国際的なリードをする水準のものであるということをご確認させていただければと思います。

次に、その次のページでございますけれども、現在までの論文あるいは学会発表、国際学会での招待講演、特許、表彰の実績でございます。順調に推移していると申し上げたいと思いません。特に特許の出願に関しましては、前回、昨年4件ということで、間尺に合わないというコメントをいただきまして、23年度は20件、5倍に増えております。24年度も順調に件数を増やしておりますので、この点、軌道に乗り始めたというふうに考えております。

論文に関しましては、そこに1つだけ取り上げましたが、材料関係では垂直磁気異方性の40nmの磁気トンネル接合が私どもの2010年の成果でございまして、これによりこの世界の半導体メーカーがこういう方向でちゃんとものできるんだということを理解したというブームの火付け役になったと私どもは自負しております。被引用件数が2年間で165というものでございます。

次に、「研究成果の国際的なベンチマーク」でございますが、様々なベンチマークはできると思えますけれども、今回お持ちいたしましたのは、国際学会のVLSI Symposiaの発表論文件数です。これは国際学会で集積回路の国際学会として世界最高レベルで、採択率が25から35%、200件の論文が採択されるものでございます。

左のグラフは、赤い部分が2011年、2012年、発表の年ですので、成果としては2010年度、

2011年度の成果に対応いたしますけれども、本研究課題の件数でございます。論文全体としてもスピントロニクス関係は徐々に増えてございますけれども、そのうちの半数以上を今年のVLSI Symposiaでは私どもから出しております。6件でございます。

6件が多いのか少ないのかということでございますが、それは右の表にございますように、UC Berkelyが8件、すべての分野を合わせて8件でございます。東北大学本技術課題と書きましたのは、これはスピントロニクスの集積回路だけで私どもは6件、東京大学あるいはシンガポール国立大学、Oregon Stateと肩を並べて、世界の大学の中で論文数としては世界のトップと肩を並べるレベルで、しかも、スピントロニクス技術だけでこれを達成し、かつ素子技術と回路技術の両方にわたって発表しているということが特徴でございます。したがって、この分野での世界的なベンチマークというのは、これで私どもの地位、位置がおわかりになっていただけるかと思えます。

次のページにまいりますと、発表した論文の概要がございますが、ここでは時間の関係であまり多くをご説明申し上げません。ただ、デバイスから集積回路、そして集積回路がどういふふうこれから変わっていくべきかということはこの9つの論文の中で議論しております。加えて、広報活動、「待機電力ゼロの電子機器実現に向けて」という広報活動を2年間にわたって展開し、広報実績としては、23年度に56件、24年度に25件という数字を得ております。

次のページにまいりまして、「表彰実績」ですけれども、中心研究者として引用栄誉賞、あるいは応用物理学会の研究の一番高い賞を、あるいはIEEEのDavid Sarnoff Awardというものをいただいております。

また、参加メンバーも羽生先生を初め遠藤先生までがこれまでそこに書いてあります表彰を受け、シェーディングをかけているのは、今日以降表彰される予定になっているもので判明しているものを書いてございます。

次に、「研究実施・推進体制」ですけれども、本研究課題は、全体を1つの研究テーマとして実施しています。したがって、サブテーマは設定してございません。東北大学は、後でも少し述べますが、省エネルギー・スピントロニクス集積化システムセンターというセンターを見える形で設置し、そこで我々のFIRSTが実行に移されています。7つの研究課題があって、実際に集積回路の3インチまでを中核拠点の東北大学でつくっており、300mmは東北大学つくば分室、TIA（つくばイノベーションアリーナ）のSCR棟の中にございますけれども、そこで製作しております。

特徴的なのは、その右のほうの青いところに書いてありますけれども、本研究課題開始後の

参加機関として、これは資金のやりとりはないんですけれども、民間4社、研究法人1機関が後から我々の成果を見て参画しております。

次のページにまいりまして、研究全体の進捗状況ですが、その線表は、これも細かいところはご説明申し上げませんが、最初にご提案した線表です。そのとおりに進んでおります。震災があったにもかかわらず、多数の方面の、私どものメンバーだけではなくて、つくば地区の多くの方々のご協力をいただいて、この線表どおりに何とか進んでいるというのが現状です。特に平成23年度におきましては300mmのウエハ、右下の写真にございますけれども、そこで回路実証できたというのが極めて大きな進捗でございました。これは先ほど申しました震災の影響をまろに受けたところでございますけれども、皆様の大変なご尽力をいただいてこれを世の中に出すことができました。

緑のところの一番下、平成24年度というふうに左上で間違っていますけれども、平成24年度実証チップ設計試作が今進捗しているところでございます。

次のページにまいりまして、「研究支援体制について」は先ほど少しお話し申し上げましたので、東北大学では外だしのセンターを出している。簡単に申し上げますと。それから、産学連携推進本部から出願期間の短縮であるとか、あるいは、そちらの費用で、私どもではなくて、支援機関の費用でパテントマップの作成等を行っております。あと共同事業機関、日本電気との広報活動というのが非常に功を奏しております、大学が得意な学术界、そして日本電気が得意な産業界への幅広い広報展開が、私どもの成果を知っていただくための活動ができております。

その次にまいりまして、「特許出願実績・動向調査」ですけれども、各種のパテントマップについては、現在、作成途中ということでございます。特徴的なことは、特許動向調査に関しては、知的財産部が費用を負担して研究支援機関としての役割を果たしていただいているというところでございます。

次に、若手研究者の育成状況ですけれども、これは本研究課題に参加した大学院生、ポスドク、若手研究者全部含めて約50名から60名の間で推移しているということをご報告申し上げます。これは分野を横断した形で、世界と競争しながら最先端の研究開発の現場で鍛えられているという意味で非常に重要だなというふうに思っております。一方で、分野横断型ですので、必ずしもバックグラウンドをすべて持っているわけではないので、それを補完するために私どもが基礎講座というものを開催して支援しているというのが若手研究者の育成状況と体制でございます。

次のページへまいります。

「成果の社会還元に向けた方策等の検討状況」でございます。

一番上でございますのは産学官連携の一層の充実ということで、これは研究開発終了後についてのご報告をすることですけれども、現在、ただいま新たに4民間企業、そして宇宙航空研究開発機構が、我々の成果を見て一緒にやろうというふうに言っていております。先ほど申し上げましたように、研究費のやりとりはこの間ではございません。これを展開する形で、来春より、これを敷衍するきっかけとして来春よりSTT-MRAMの製造技術と集積化技術の研究がここに着席しております遠藤哲郎教授が研究代表者で産学連携体制にて開始する予定になっております。

さらに、我々のところでできない20nm以降の材料・素子研究開発については、文部科学省のプロジェクトでここを今年度から発足するプロジェクトで手当とする。

したがって、今後の課題としましては、現在90nm世代で集積回路を製作し世の中に見せているわけですけれども、本来ですと、この待機電力の大幅な削減が必要となる40nm世代で実証したい。その方策、そこが一番我々の技術が見えるところだと思いますけれども、その方策について現在様々なことを考えているという、検討しているというところでございます。

次に、「科学・技術対話の取組みについて」は、これは強化費をいただいて2回の国際シンポジウム、そして本プログラム予算として外に向けてインターナショナルなものが2回、報告会等が3回、広報活動も活発にやっております。

最後のページでございますけれども、最後は加速・強化のための研究開発費ですけれども、これは主な内容の赤いところに書いてございますが、設計・検証用共通のCADツール、これは我々が手当てできなかったものですが、これを導入して、この部分は地震の影響を受けませんでしたので、非常に見える形で加速をしております。

また、私どもが手当てし切れなかった新規製造装置の一部、そして評価設備の一部を導入して現在立ち上げが進み、これからの今の加速に寄与しているというところでございます。

以上でご説明を終わらせていただきます。

【事務局】

どうもありがとうございました。

これより質疑応答のほうに移らせていただきたいと思います。ここからの進行については、相澤先生のほうでよろしく願います。

【有識者議員】

目標に向かって着実に推進されている状況をよく理解できました。

そこで伺いたいことですが、大野先生の研究が世界で独走しているという、この状況はわかるんですが、同時に、大野先生のこの研究が世界にどういう影響を及ぼし、どういう研究開発をしているかということも非常に重要だと思うんですが、そのところが論文発表のVLSI Symposiaにおける状況等がご紹介されていますが、そのほか、いろいろな企業における研究、そういうようなところにどんな動きが起こっていて、これが同時に大野先生のどこにどういう最も大きな効果を示していくかということとの関連があるかと思うので、まずそこをお伺いしたいんですが。

【説明者】

実用化をしようという動きとしては、まず、単独のメモリとして、つまりDRAMあるいはSRAMの代替としてスピントロニクス素子を使っていこうという動きが非常に活発になっております。それは、1つには、垂直磁気異方性のコバルト鉄、MgOのトンネル接合というものがどこでもほぼ同じ性能が出せるということを皆さん確認したので、各社が非常にそこにリソースをつぎ込んでいる。それが反映されて、製造装置メーカーにはこういうものをつくりたいんだと、ついては製造装置を開発してほしいという流れが現在あります。それは求人等も含めて、ここ一、二年で非常に大きな流れになってきて、そういう意味で、我々の見せている成果が、企業の立場から見ても非常に重要なアプローチであるということを皆さんが感じて、そういう世界の流れになっているというのは私どもひしひしと感じております。

【有識者議員】

そうですか、そういうところで競合するようなところまできそくだというような状況は見えてきているのでしょうか。

【説明者】

はい、競合するというよりは、一緒にやりたいというところが、国内の先ほどの、集積回路のメーカーで言えば2社ですけれども、それ以外に国外でも一緒にやりたいという会社が幾つかあります。したがって、そういうリクエストというのは、これからどういうふうを受け

止めて我々として体制を組んでいくかということは、FIRSTの中ではそこまでやりきれないかもしれませんが、国際的な産学連携をどういうふうにしていくかというのは非常に重要なポイントだというふうに考えています。

【有識者議員】

先ほど知財で特許が非常に大きな勢いで伸びてきている。それは主にどういう分野のところに展開されたのでしょうか。

【説明者】

材料、デバイスと同時に、どういう回路を作るとこのスピントロニクス素子というものが集積回路の中で上手に使っていただけるかと、万能の素子ではないので、回路と、それから素子のいいところと、回路のいいところを上手に組み合わせる性能を出していこうという部分が最近随分出るようになりました。そこがお互いによくわかって、じゃ、回路でこうしようというふうなところになるまでにちょっと時間をいただいたということでございます。

【有識者議員】

そうですか、そういたしますと、ここまでは進捗が非常に明確になっている。先ほどの最後にこれからの目標値に進んでいくところに、今ここが最も課題だということを明確に示していただくと今後の展開に対する期待というものが明らかになってくるんですが、いかがでしょうか。

【説明者】

やはり大規模な集積回路を作りますときに、同じ性能の素子をたくさんあるウエハの中で作る、つまりばらつきなく作るという、そこは我々が今とりかかっているところですが、そんなに簡単ではないというところがあります。したがって、集積度にももちろんよりましけれども、今はスピントロニクス素子のばらつきを回路のほうで吸収してもらっているんですけれども、その分全体の性能が少しコンプロマイズされるところがあって、そこをいかにプロセス技術をきちんとしていくか、プロセス技術をきちんとしていくというのは、やはり材料をどういうものを選んでプロセスしやすいような材料にすると、あるいは材料でいかにプロセスする、どういうプロセス技術を使うかという協業がありますので、そこに少し時間がとられ

そうというか、時間とリソースをかけなければいけないというふうに認識しております。

【有識者議員】

それを推進するときに、大野先生のこのプロジェクトはサブグループに分けてなく推進しているわけで、それが同時に今のような統一した目標に向かうためには大変効果的に機能するのではないかと思うんですが、そこは今の研究組織と今の課題を解決するということではどういうふうにお考えですか。

【説明者】

プロセスをやるグループだけが独立していますと、材料をこうしたいというところがなかなか言いにくい面があって、もう材料は決まっているので、これをちゃんとプロセスできるようにしなさい。一方で、実際にはその間に乖離があって、プロセスが、こういうところが難しいんだったら、材料をこういうふうに工夫してみようかという、それが実は人としても少しオーバーラップしているところがありますので、私どもとして個別に専門のチームをつくらずに、1つのテーマの中で一緒に議論してやっているという強みがそこに生かせるというふうに考えています。

【外部有識者】

研究開発は計画どおりに進んでいて、学会活動も活発で、非常にいいと思いますが、今の時代、研究開発のテーマにもよりますが、基盤技術を作ってから応用を考えるアプローチでは、産業的には世界で勝っていけないですね。報告書を読ませていただいて、かなり成果は出ているので、そろそろアプリケーションを明確にして実用化に向けた開発が必要だと思います。企業との連携強化が重要です。半導体大手のルネサスが、今回、共同研究の1社に参加したことはよいことだと思います。参加企業と、何時、どのように実用化するかを明確にして共同研究を進めて頂きたい。事業化を本気になって考える企業もあれば、将来テーマとして少しかじっておこうという企業もあります。その辺のところを見極めて、共同研究を進めて頂きたいと思います。

このプロジェクトでは、事業化はルネサスとか東芝とか、日本の主力の半導体メーカーと一緒にやって頂きたいというのが一つです。それから、二つ目は、現在、半導体業界は非常に厳しい経営状況ですので、新デバイスを取り込む余力がないと思います。それに対する1つの取

組として、本プロジェクトで開発したスピン素子を使えば、システムとして非常におもしろいことができる。そういうシステムメーカーとの関係を築いて、システムメーカーから半導体メーカーにスピン素子を導入するライン構築を依頼するような仕組みづくりをしないと、実用成果は実現しないと思います。研究では先行したけど、事業では日本は遅れる危険性があります。その辺、お考えがありましたらお話し下さい。

【説明者】

ありがとうございます。ここで一緒にやっておりますNEC、日立製作所は、どちらかというと、今はシステムメーカーのほうでございまして、そういう意味で、こういうものがあつたら、こういうシステムができるはずだということを、今、中でフィードバックをしていただいています。そういう意味で、こういう性能を見せると、そちらのチャンネルからこういう形のチップをつくりたい、作ってもらえば、こんなことができるはずだがということで半導体メーカーのほうにリクエストが行くというチャンネルが、細いながらも今できつつあります。そういう検討は1年ほど前から始めております。

あとは、やはり投資判断の問題がございますので、新しいことをどれだけやるのか、あるいはだれがやるのか、どこでやるのかということですが、それに関しては、ディシジョンがしやすいように、我々が今持っている、我々にいただいているリソースをできるだけ上手に使って高いレベルのものを見せることで、そのディシジョンがしやすくなる環境をぜひともつくっていききたい。

あとは、論理集積回路はご存じのようにすべての機器の頭脳となる部分ですので、そこで我が国がプレゼンスがゼロになるということはあってはいけないことだと思いますが、一方で経営の問題と申しますか、環境の問題がありますので、我々としては、このプログラムはあと1年半で終わりますけれども、何とか持ちこたえて日本の企業が元気になったところに我々の人材と技術が使われるような形を模索したいというふうに考えております。その間、国際的な産学連携も模索しなければいけないというふうに今は感じています。

【有識者議員】

今のご質問と関係するのですが、もともとこのプログラムは、メモリ系とロジック系と2つ入っていて、当初から議論もあつたんですが、特にスピンとロジックにしたときに、今あるロジックの何がどう変わるのかと、基本的に。メモリについては、MRAMとか既に商品にな

っているのもある。ロジックについては何が変わるのか、スピンを入れることで。それが、今回の報告を拝見したんですけれども、もう少しアプリケーションを含めてわかりやすく記述されないのかなというのが私の印象です。今回も二、三件書いてあるんですけれども、どうなんでしょう、失礼な言い方をすれば、スピンを入れたことによるインパクトみたいなものはちょっとどうかと、こういう印象を持つのです。特にロジックについてはどういうふうにお考えになっていて、どう展開されようとしているんですかね。

【説明者】

消費電力が大幅に減るということが非常に大きなメリットだと思います。それは携帯機器にしる、センサーをいろいろなところに埋め込むにしる、そういう応用に適しているんだと。それを大幅にというのが、どこまで、どういうものでできるのかというのをここで示したい。先ほどの1/64と申し上げましたのは、そういう意味で普通の半導体だけでやるのと、スピントロニクス素子プラス半導体でやるので2桁近くの違いがありますということを実証してみせようというのがこのインパクトがあることだと思って旗印にして現在やっております。

【有識者議員】

簡単に今の半導体プロセスで置き換えて、あしたからこの新商品をつくろうやとはいかないわけですよね。そこのギャップをどう埋めるか。当然、半導体企業の投資の余力とか戦略と深くかかわってくるわけで、ですから、その既存の半導体メーカーの逡巡を乗り越えるような、それが私の言うインパクトなんですよね。やはり経営方針を変えてでもこの成果を取り込んで投資をしてやろうやと、こうなってくれないと困るわけです、それを期待しているわけです。そこら辺はもちろん企業とのやりとりの中で決まっていく話なんですけど、何かそういう方向に光明が見えてくるというふうに見てよろしいんでしょうか。

【説明者】

はい、私どもはそこに光明をといますか、そこを目指して……

【有識者議員】

目指しているのはわかっているんですけど。

【説明者】

少なくともこれまでの引き合いと言うとちょっと言い方は変ですけども、それから感じますと、ニーズに十分にこたえている方向の成果が出ているというふうに実感しております。ただ、それが、今ご質問いただきましたように、日本のメーカーとして、じゃ、やってみよう、この苦しい中でやってみようというところまではまだいっていない。そういう意味で、その壁を乗り越えるほどのインパクトはないんじゃないかと言われると、もう少しやらせていただきたいのと、それから外部環境との兼ね合いがありますので、すべてをそこを必ず乗り越えるというのはお約束しにくい面もあります。

【外部有識者】

先ほど来話題になっていますが、今後、40nmから20nmへの微細化については文部科学省の経費でということになっております。ここで1つ聞きたいのは、この文部科学省のプロジェクトはどのぐらいの経費で何年間の計画なのでしょうか。

【説明者】

直接経費で言いますと1.3億です、今年度は。4年半、今年を入れて5年度にわたる経費です。そのため、材料と素子の基礎的なところに特化する形になります。

【外部有識者】

このようなことをお伺いしたのは、大野先生としては40nmから20nmへと、さらに極めていかれるということですが、先ほど来意見が出ているように、まずは、40nmレベルで確実に実用化に持っていくシナリオが重要だと思います。例えば遠藤先生が来年度から産学連携体制の強化について書かれていますけれども、関連して大学の研究支援機関が産学連携に関してどこまで先ほど来出ている意見のような踏み込みをするのかということが重要だと思います。そのような産学連携の体制整備について、何かプランニングがあればお知らせいただければと思いますけど。

【説明者】

今、STT-MRAMは後で研究代表者の遠藤教授にも補足説明をお願いしたいと思いますけれども、STT-MRAMに関しては、国際産学連携の枠組みのもとで開始をする予定にし

ておりますので、これは現状を踏まえた新たな大学の試みということが言えると思います。

遠藤先生、補足を……

【外部有識者】

今までの産学連携よりも、特にこういうところでより一步産学連携の体制として踏み込んで
いるとか、そういう事例があるとわかりやすいのですけれども。

【説明者】

まず一番大きいのは、先日プレス発表もさせていただきましたけれども、この度新しくでき
る産学連携の拠点となるセンターを、総長・本部の直轄のもとに恒久設置の部局として新しく
設置をします。そこで東北大学の長い歴史実績をもとに、さらに国際連携をやっていくだけの
制度面の改革、体制づくりということを総長のリーダーシップのもとで進めていくことが新た
な産学連携の取り組みです。

【外部有識者】

それはこのプロジェクトのためですか、それとも東北大学全体が対象ですか。

【説明者】

本センターは、東北大学全体のために設置されるセンターであり、幾つか当然集積エレクト
ロニクスという分野で産学連携のテーマを立てますけれども、やはり一番大きいのは、クリー
ンルームを建設する点です。その中の第一期の大きなテーマとしてS T T-MR AMを取り上
げますので、このS T T-MR AMのものがメインのテーマの一つとしてなってくると考えて
います。

【外部有識者】

今のところに関してはお伺いさせていただきたいんですけれども、東北大学で世界でオンリー
ワンの成果を上げつつあるという素晴らしいことだと思うんですけれども、プロジェクトの途
中で参画する企業もある。そういったところと共同研究契約を1対1で行っていくということ
で、東北大学そのものがまさしくそういった知財に関する戦略を持って取り組んでいくとい
うことを意味されているように思うのですけれども、現状で東北大学にそれだけのことを将来に

わたって遂行できる対応というのは、今のようなお話でできている、あるいはできつつあるという理解をさせていただいてよろしいのでしょうか。

【説明者】

はい、そうだと思います。今現在という断面では少しあれかもしれませんが、このプログラムが発展し、そのほかのプログラムが進行するところでは、そこがポイントになりますので、その体制は今きちんとする形で進んでいます。

【外部有識者】

プログラムの話も出ましたけれども、確かにハード的な面というのはあると思いますけれども、むしろ大学の場合は、制度とか、今おっしゃられたシステムとかが、このFIRSTのプログラムを通じて変わってきているということが結構大事な観点だと思います。そこら辺がどうなのかなということを考えて、先ほどのような質問をさせていただきました。

【説明者】

全くご指摘のとおりです。そういう意味では、私としてはやりやすい状況にあります。というのは、総長以下本部機構が全面的に後押ししていただいている状況ですので、非常にやりやすい状況であります。

【外部有識者】

コバルト鉄云々の材料がありますね。これは大野先生のプロジェクト独自の材料ですか。

【説明者】

はい、垂直素子にした、高性能の垂直素子という意味で私どもの独自で、材料系自身は前からあったものです。

【外部有識者】

そうですね。材料系は既存のものでも垂直構造にすることで特許になるのですね。

【説明者】

なっています。少なくとも出願しています。

【外部有識者】

それで、材料の代替は簡単に見つかるものじゃないと考えていいんですか。

【説明者】

30nm程度まではこれでいけるのではないかという感触を持っています。それ以降は、やはり材料開発が必要です。

【外部有識者】

30nmまでは大野先生の特許で行けるということですね。それで、海外メーカーがスピン素子をLSIに入れようとしたときに、この材料を使わなければならないのか、あるいは別に探せば同レベルのデバイスが出てくるものなのかに関してはどうですか。

【説明者】

それはかなり難しいと、その材料は非常に素性がよくて、もともとあったものですので、もともとあったものを垂直としてちゃんと使えるんだというものを示したところが私どもの新しさですけども、それ以外のもので、少なくとも今公表されているものでこの性能を上回るものはございません。

【外部有識者】

そうですか。では、大事にしておかないといけないですね、周辺の特許も含めて。

【外部有識者】

少し技術に踏み込んだ質問をさせて戴くと、下地にタンタルが使われたというのが特徴的だと思うんです。基本的なMTJ膜構成としての、コバルト鉄ボロンとMgOの組み合わせというのは基本的に知られていたと理解していますので。そういう意味で言うと、タンタルを使うことの良さは、フィジカルに言うと、どこら辺にあるのでしょうか。

【説明者】

最新の素子では、コバルト鉄ボロン層の記録層の中にもタンタルを埋め込んでいます。それによって性能が約倍になりました。それは2010年以降の今年の成果なんですけれども。そのときのタンタルというのは、ボロンをある程度吸収するという役割があります。コバルト鉄ボロンのボロンというのは、最初、全体をアモルファスにする、アモルファスになるわけですけど、ボロンが多いと。全体をアモルファスにするために必要ですけれども、残りはその後で高い磁気抵抗比等を出すためには、今度は邪魔になるものなので、それをある程度取り除いておかなければいけない。そのためにタンタルを入れて、取り除くけれども、磁気的には結合した状態、そういう微妙な調整をしたことで今、論文にした素子の性能が出ている。

【外部有識者】

単層MgOの場合はいかがでしょう。

…

【説明者】

単層のMgOの素子でも、タンタルがないとボロンは吸収できませんので、高性能にはなりません。ただ、MgOで挟んだコバルト鉄ボロンは、タンタルの出口がないので、その中で処理しなければいけない。そういう意味で、タンタル以外にもいろいろな材料が考えられますけれども、タンタルの役割というのは、磁気的な結合をディスターブせずに、かつ、素子の性能が出る程度までボロンを取り除いてくれるという、そういうコンセプトで研究開発はその部分はしています。

【外部有識者】

技術的な点を1つご質問と、それから研究戦略について1つご質問したいんですけど、技術的な点が今と関係するのでご質問したいんですが、40nm世代にしたときに、熱的安定性が変わらないというふうに質問への回答表で書かれているんですが、これは本当ですかというのが1つ。

それから、研究戦略に関しましては、たくさん特許を取られているので、非常に成果として素晴らしいんじゃないかと思うんですが、一方で、これも質問表には、標準化はそういうところは目指さないよというふうに読めるような回答があって、一方で、フォローアップと、それ

から自己評価の書面を見させていただきますと、回路に関しましてはデファクトスタンダードをねらいます等々のことが書かれているんです。その特許の Patent マップができ上がった後のほうがよろしいのかもしれませんが、知財のハンドリング、それから特に回路系でのデファクトスタンダードをねらっていく戦略が若干見えづらい状況にあるので補足説明をいただければと、この2つです。

【説明者】

回路のデファクトのところでは、一番下のレベルの回路と材料素子をつなぐ部分は特許で押さえて、その上のこういうブロックをこういうふうに使ってくださいというところは皆さんに使っていただくという、そういう戦略ですとできています。そういう意味で、そのこのインターフェースの特許はすごく大事になりますし、そこはあまり公開するという意味ではなくて、ただ一方でこういうツールを使って、こういう回路ブロックでどうぞ設計くださいというところは皆さんに見ていただけるようなところまでしたいというふうな計画でおります。

先ほどのサイズが変わって熱安定性が変わらないというのは、それは実は40nmのあたりから変わり始めます。それはコバルト鉄ボロンの特性によるんですけれども、40nm以下では体積に伴って熱安定性は悪くなっていく。40以上では、実は反転のモードが変わりまして、大きくしても熱安定性がよくなるという逆の問題は抱えています。40nmで今我々が見ているのは、障壁として2. 数エレクトロンボルトですので、それは不揮発性のメモリとして十分な値になっています。

【外部有識者】

そのときに駆動するトランジスタの電力は大丈夫なんですね。

【説明者】

40nmでいきますと、そこは外挿した点なのでデータを全部持っているわけではないんですけれども、40nmの障壁が2.5エレクトロンボルト程度のもので反転する電流が40 μ Aですので、もっと低いほうが本当はいいんですけれども、許容範囲、それだったら回路を組んでもらえるというところに入っています。

【外部有識者】

わかりました。

【有識者議員】

素人なので頭の整理がつかないのは、結局、素子の基本機能の動作確認の話と、それから線幅の話と、実際にどれだけのサイズのウエハが出てくるとジップなのかというのは、やや混乱してしまっていて、例えば、きょうご紹介のあった国際学会で発表しましたというような成果が出ていますよね。こういうのは、例えば今のような尺度で言うとどれで達成……私は恐らく90nmの東北大学の数インチのウエハプロセスじゃないかと、こう思っているんですが、何かその辺りの区別がつきにくい。

【説明者】

国際学会で発表させていただいたうちの幾つかは300mmのウエハで、半導体の回路の設計の寸法が90nmです。それで、スピントロニクス素子に関しては100×200という少し大きめのものを今使っています。100×200nmです。失礼しました。それで、先生がおっしゃられますように、幾つかの階層があって、ウエハのサイズは300mmです。半導体の寸法が90nmです。それから、スピントロニクス素子は、今回路で使っているものは100nm×200nmで、私どもが今材料開発している先ほどの40nmという素子はこれから回路に搭載する計画になっています。全部パラレルにしているものですので、性能のいいスピントロニクス素子を回路にのせるフェーズはこれからの予定でございます。

【外部有識者】

先ほど、素子製作のプロセスの段階でバラツキがあるので、そのバラツキを回路で解決するとおっしゃいましたね。回路を活用することも大切ですが、徹底的にプロセスでバラツキを抑えなければいかんですね。その辺の計画はどうなっていますか。

【説明者】

プロセスに関してはまだ、これからきちんとした統計が出てくるので、それを見てのことになると思います。回路と素子の協業という意味では、この素子はある確率で、つまりエラーレートがある確率で生じます。それで、ロジックに使うには、そのエラーレートが問題にならな

いように下げるためにどういうふうにつくらなければいけないかという課題があって、それに対して一つの解を出しているんです。

一方で、反転をするときに少しインキュベーションタイムという時間がかかって、それから状態が変わるという性質を持つ場合があって、それは逆に、これは遠藤先生の回路なんですけれども、ある時間変わらないのであれば、その間に半導体としては動かしてしまおう。それで、そのブロックをスイッチオフするときには、より長い時間がかかりますので、スイッチオフするときには不揮発性の素子に書き込むような形にしよう。そういう形で、素子の、本来ですとちょっと不得意な面を回路で上手に使って、CMOSの高速性と、それからブロックを切ったときにデータが不揮発な形で保持されるというものを両立するような回路を提案して実現しています。

【外部有識者】

要するに、デバイス構造とか組成のバラツキでも歩留まりが落ちますし、クリーンルームや装置内部のごみとかでも落ちることもあります。いろいろな要因があるわけですね。重要なことは、大野先生が、このプロジェクトで責任を持ってやられる範囲と、半導体メーカーに任せられる範囲、その境界を決めておかないといけませんね。歩留まりが悪い素子を、そのまま半導体メーカーに移管しても、実用になりませんよ。そういったところを詰めた共同研究を行わないといけませんね。

【説明者】

おっしゃるとおりだと思います。どこまでは私どもで解決するかというのは……

【外部有識者】

これからでしょうけども。

【説明者】

はい、状況を見つつ、ほかのところと相談しながらちゃんとやっていかなければいけない。

【外部有識者】

私は回路設計の専門家ではないのですが、今のLSIチップというのは、それこそ低消費電

力化ということで、ごりごりと色々なことをやっていて、局所的にボルテージを変えるとか、オンチップのパワー電源で局所的に電源を切るとかやっています。それは結局、あるアプリを決めて、その使われ方をベースにして設計しないと、本当に低消費になるか分からないということを意味しています。現状では、多分、ロジック・イン・メモリという形で、ある意味では一般的な形で本当に成立しますね、というのは確認されていると思うんですけど、もうちょっとリアリスティックなLSIチップを作ろうとしたときに、既存の色々な低消費電力化技術を取り入れたLSIと多分競合しなきゃいけない。そこら辺の見通しをお聞かせ頂けますでしょうか。

【説明者】

おっしゃるとおりです。この不揮発性メモリは、状態を書き換えるのにあるエネルギーが必要で、つまりずっと書き換え続けると半導体だけのほうがいい。ですから、おっしゃるように、どういうふうに電源を切って、どういうアプリケーションにこの特徴が生きるのかということは、我々の中で常に議論しています。したがって、これからお見せするチップと申しますか、実証する集積回路は、そういう特徴がまず出るものから、当然ながら、一番最大限に出るものから徐々に見せていくというロードマップに中でなっています。

【外部有識者】

それは具体的にいつロードマップになるのでしょうか。一番最初にやろうとしているチップというのは何でしょうか。

【説明者】

もう既にお見せしていますけれども、1つは、TCAM（ターナリ・コンテンツ・アドレスサブル・メモリ）です。それはなかなか低消費電力に簡単にはできない、半導体だけではできませんので、それをまずは見せようということになっています。

【有識者議員】

それでは、これで時間にもなりましたので、ここまでとさせていただきます。

【事務局】

それでは、これでヒアリングを終了させていただきたいと思います。
どうもありがとうございました。