

最先端研究開発支援プログラム（FIRST）中間評価に係るヒアリング
（グリーン・ナノエレクトロニクスのコア技術開発）

1. 日時 平成24年9月21日（金）16：55～17：45

2. 場所 中央合同庁舎4号館4階 共用第2特別会議室

3. 出席者

相澤 益男 総合科学技術会議議員

奥村 直樹 総合科学技術会議議員

青木 玲子 総合科学技術会議議員

橋本 和仁 東京大学大学院工学系研究科教授（外部有識者）

岩本 光正 東京工業大学大学院理工学研究科教授（外部有識者）

小出 康夫 独立行政法人物質・材料研究機構環境エネルギー材料部門グループリーダー
（外部有識者）

小柳 光正 東北大学未来科学技術共同研究センター教授（外部有識者）

田原 修一 日本電気株式会社中央研究所支配人（外部有識者）

吉野 彰 旭化成株式会社フェロー（外部有識者）

中野 節 内閣府官房審議官（科学技術政策担当）

川本 憲一 政策統括官（科学技術政策・イノベーション担当）付参事官（最先端研究
開発支援プログラム担当）

4. 説明者

横山 直樹 独立行政法人産業技術総合研究所連携研究体グリーン・ナノエレクトロニク
スセンター連携研究体長（中心研究者）

岩田 普 独立行政法人産業技術総合研究所イノベーション推進本部つくばイノベーシ
ョンアリーナ推進部部長（研究支援統括者）

金山 敏彦 独立行政法人産業技術総合研究所理事

新谷 俊通 独立行政法人産業技術総合研究所連携研究体グリーン・ナノエレクトロニク
スセンター特定集中研究専門員

手塚 勉 独立行政法人産業技術総合研究所連携研究体グリーン・ナノエレクトロニク
スセンター特定集中研究専門員

5. 議事

【事務局】

それでは、これより研究課題、「グリーン・ナノエレクトロニクスのコア技術開発」の中間評価に係るヒアリングを始めさせていただきますと思います。

本日の出席者は、お手元の座席表のとおりでございます。研究課題側からは中心研究者である横山先生初め皆様方にご参集いただきましてありがとうございます。

また、本日の配付資料はお手元にお配りした一覧のとおりでございます。ご確認をいただければと思います。

このヒアリングは非公開で行いますが、後日、今後の研究発表、あるいは知的財産権等に支障が生じないことを確認した上で、議事の概要を公開させていただきます。

本日のヒアリングの時間配分につきましては、研究課題側からの説明15分、質疑応答を35分とさせていただきます。なお、説明に当たりましてはあらかじめお願いをしておりますが、課題全体の研究の進捗度合いと目標の達成見通しについて、国際的な優位性、サブテーマの役割、相互関係を含めて簡潔で明瞭なご説明をお願いしたいと思います。説明では、終了5分前に予鈴、終了時間に本鈴を鳴らさせていただきますので、時間が来ましたら説明の途中であっても中断していただければと思います。質疑応答では終了3分前に予鈴を鳴らさせていただきます。それでは、ご説明をよろしくお願いいたします。

【説明者】

横山でございます。よろしくお願いいたします。

グリーン・ナノエレクトロニクスのコア技術開発につきまして、ご説明させていただきます。まず、本研究課題の目的とサブテーマの位置付けにつきましてご説明申し上げます。

本研究課題は、LSI及びエレクトロニクス機器の消費電力を10分の1から100分の1に低減することを目的としてLSIの低電圧動作化を図るためのコア技術を開発することといたしております。

LSIは、ご承知のとおりCMOSから計算される演算部分と半導体メモリから形成される記憶部分、そしてCu配線から形成される電気や情報の伝達部分から成り立っております。したがって、LSIの格段の低電圧動作化を図るためにはこれらすべての部分にナノテク、新材料を導入し、ブレークスルーをもたらす必要があると考えまして、それぞれに対応するサブテーマを設定いたしました。すなわち低電圧動作CMOS、ナノカーボン材料開発の応用、そし

てバックエンドデバイスであります。

それぞれのサブテーマの研究内容と達成目標につきまとめてみました。まず、LSIの低電圧動作化を図るためには、低電圧でもしっかりと電流が流せるCMOSトランジスタを開発する必要があります。これがサブテーマ1の目標であります。具体的には従来のMOSにおきましては、Siが材料に使われておりますが、これを移動度の高いGeや化合物半導体に置き換えて、低電圧でも電流をしっかりと流せるようにするというところでございます。目標は0.4V未満動作の実証をしております。

次に、もう1つの方法は量子効果等の新しい原理をMOSトランジスタに組み入れて、電流の立ち上げ、これをさらに急峻にしてさらなる低電圧でも電流を稼ぐという方法でございます。この方法により0.2V未満動作の原理実証を果たすということを目指しております。これらはそれぞれLSIの消費電力を10分の1、あるいは100分の1にするためのコア技術となります。ここでこの電流の立ち上げの部分なのですが、電流を1桁上げるのに必要な電圧をSS値と呼んでおります。したがって、このSS値が小さいほど急峻に立ち上がるわけなのですが、従来のMOS等を使っている限り、新しい材料を使っても理論的に60mV以下にはできないという限界がございます。したがって、1番の研究におきましてはいかにSS値、60mVに近づけるか。2の研究開発におきましては、いかに60mVをクリアして、さらに小さいSS値を実現するかがポイントとなります。

次に、LSIの低電圧動作化を図るために配線の抵抗による電圧ドロップ、これを極力小さくする必要があります。それがサブテーマ2の目標でございます。具体的にはタングステンプラグと同配線をカーボンナノチューブやグラフェンで置き換えて低抵抗の三次元配線を実証することです。

3番目のバックエンドデバイスは、配線層に記憶機能をもたらすデバイスであるとともに、スタンバイ時の電流をカットして、実効的にLSIの低消費電力化を果たすデバイスでございます。

本研究課題では、超格子相変化メモリを選択いたしました。当初2年間でスイッチングの消費電力を10分の1、さらに新しい目標としてこの終了までに消費電力100分の1を達成する新材料の開発ということにいたしております。

これは我々の研究体制でございまして、3つのサブテーマに応じた3つのグループから成り立っております。それぞれ産総研と企業のメンバーからなる産官連携のグループでございまして、すべてつくばイノベーションアリーナ、TIAに集中して行っております。さらに全国7

大学、公的機関に委託研究を出してありまして、全体としては産学官連携したグループとなっております。

研究課題の全体の進捗状況をまとめてみました。サブテーマの軸を3つ置きまして、外側の円が最終の目標、中の目標が2012年6月の途中の目標で書いております。サブテーマ1におきましては、pチャネルの歪みGeのMOSFETで世界トップレベルのON電流を達成いたしました。また、新原理MOSとして開発したTunnel FETにおきましては、SS値が27mVという世界最小の値を得ることができました。ON電流がまだ不十分ということでございます。

サブテーマ2に関しては、カーボンナノチューブビアで、世界で初めて稠密成長に成功いたしました。まだ抵抗が下がっていない状態であります。

グラフェンにおきましては、世界で初めて300mmのSiウエハ上に均一なグラフェンを成長することに成功いたしております。また、近年、ヘリウムイオンを照射するだけでグラフェンが半導体化することを世界で初めて発見いたしました。

バックエンドデバイスに関しましては、SnTe/Sb₂Te₃という新しい超格子材料を開発し、既に消費電力10分の1を達成しております。さらに、相変換メモリにおきまして、世界で初めてトポロジカル絶縁体が起因すると見られる巨大磁気抵抗の発見をいたしております。このように全体としてほぼ計画どおりに進んでありまして、かつサブテーマごとに世界最先端の成果を出しております。

次に、各テーマの成果のベンチマークと今後の達成見通しにつきご説明いたします。この絵は横軸にGeをチャネルとしたpMOSFETのSS値と縦軸にSiに対する移動度増大率でプロットしております。0.4V未満で動作するためにはこのブルーの領域に入る必要がございます。この○がデータでございますが、インテルやLetiの発表に比べても、一番大きな移動度を達成しております。ただ、SS値が大きいということでございまして、これに関しましては、界面準位密度の低減とチャネル断面縮小でSS値を改善してこの目標を達成する計画であります。

InGaAsを使ったnチャネルのMOSの試作にも成功してありまして、電子移動度でSiの4.8倍、SS値115mVという良好な値が得られております。これに関しましても界面準位密度低減やIn組成増大によって目標を達成する予定でございます。

これはTunnel FETのSS値と縦軸オン電流でベンチマークをしたものでございます。我々の特性はここにございまして、目標とする領域がこのブルーの部分であります。イン

テル、IMEC、それからLetiなどでも開発を行っておりますが、彼らに比べましても最小のSS値が得られております。ただ、電流がまだ十分ではないということでございます。そこで残り期間に産総研独自のInGaAs貼り合わせ基盤技術を利用いたしまして、化合物半導体を利用したTunnel FETを開発し、オン電流の目標を達成する見込みであります。

なお、参加企業並びに大学との意見交換を通じまして、オン電流はそれほど上げなくてもいいと、スピードは遅くても並列化によりカバーできるというニーズがあるということがわかりまして、少し目標値を下げて低コストのSi、SiGe系のTFETの開発も並行して行う計画であります。

サブテーマの2でございますが、横軸がカーボンナノチューブの密度、縦軸がビアの抵抗をあらわしております。IMEC、KAIST、MIRAIプロジェクトでのデータがこの点でございまして、この赤い部分が目標値でございます。本研究課題におきましては、世界最高のカーボンナノチューブの稠密成長に成功いたしまして、密度で言いますと既に目標を達成しておりますが、抵抗がまだ高い状態でございます。この原因を調べましたところ、カーボンナノチューブの密度が高すぎて、カーボンナノチューブがグラファイト化しているということがわかりました。今後カーボンナノチューブの密度の最適化によって目標値を達成する計画であります。

一方、SR2の上にアモルファスのカーボンを敷いておいて、それに触媒金属を乗せる。そして、熱処理をするとアモルファスカーボンが多層グラフェンになるということを世界で初めて発見いたしました。この多層グラフェンが配線層に使えるのではないかとということで、今後このグラフェンに対してドーピング、あるいはインターカレーションによって低抵抗化を図るとともに、カーボンナノチューブビアとの接続技術を開発して目標を達成する見込みであります。

なお、リスクマネジメントといたしまして、高品質のカーボンナノチューブ及び高品質のグラフェンを転写で配線することのできるプロセスも並行して開発するとともに、産業界のニーズでカーボンナノチューブ、グラフェンの排熱応用もあわせて推進する計画であります。

他のサブテーマグループと連携いたしまして、グラフェンの低電圧動作トランジスタへの応用の研究も進めております。大口径のグラフェン成長に関しましては、既に我々は300mmのSiのウェハ上に成功しております。他の研究機関と比べましても先行いたしております。今後の課題としては、いかに高移動度化とバンドギャップを創成するかでございます。高移動度化に関しましては、結晶金属を結晶化することによって高品質化を図り、移動度を少なくと

も1万は得ようと考えております。バンドギャップ創成に関しましては、まだ確固たる方法がなく、委託先を利用しながら種々の複数の方法にチャレンジして、それぞれの優劣をはっきりさせようということでございます。

具体的にはナノリボンの化学合成及び電界印加によるバンドギャップ形成は委託研究によって行いまして、我々の本体におきましてはヘリウムイオン照射、あるいは超格子相変化との積層によるバンドギャップ改変を行いまして、少なくともバンドギャップを0.2 eV達成しようと考えております。

次に、超格子相変化関係でございますが、この絵は横軸がセルサイズで、縦軸がスイッチングに必要な電力密度であらわしております。したがって、この積が電力になります。既にこの絵に示しますように $\text{SnTe} / \text{Sb}_2\text{Te}_3$ という新しい材料を開発し、既に消費電力の15分の1を達成しております。

また、電力密度で見ますと、サムソンやIBMに発表されている密度と比べても小さい値になっております。今後、Snの原子層の低減と微細化によって、さらに消費電力を一桁下げて、電力でも世界トップを目指すという計画でございます。

トポロジカル絶縁特性を起因と考えられる巨大磁気抵抗を発見いたしました。今後その基礎物性をしっかりと把握するとともに、その応用といたしまして例えば相変化メモリの多値化、あるいは低電圧動作のスピンドバイスへの提案をしていきたいと考えております。

これは目標達成に向けた計画のまとめでございます。まず、サブテーマ1に関しましては、InGaAsを使ったMOS並びにTunnel FETを開発し目標を達成する計画です。サブテーマ2に関しましては、ナノカーボン高品質化と配線プロセスの開発によって、さらにサブテーマ3は新材料組成最適化とセルの微細化によってそれぞれ目標を達成する計画であります。それに加えて、企業ニーズを吸い上げて、SiGeのTunnel FETとカーボン関係の排熱応用を実証し早期の社会還元を図る計画でございます。それプラスサブテーマ間の連携を強化いたしまして、グラフェンのバンド制御、また新しい物性による新規デバイスの提案などを行いまして、世界最先端の成果を輩出する計画でございます。

最後の図面でございますが、成果の社会還元に向けた方策につきましてまとめてみました。まず、本プロジェクトの成果ですが、終了後5年程度で実用化が見込める成果。例えば、Geチャンネルを利用した超低電力LSIや相変化大容量ストレージでございますが、これは参加企業が成果を持ち帰り、企業内開発と製品化を行います。また、長期的に新規使用が見込める成果、例えば低電圧サーバーであるとか、基盤的な研究としてグラフェンや新材料を利用したデ

デバイス開発でございますが、これについてはつくばイノベーションアリーナにおきまして、新しいプロジェクトを推進する必要があると考えております。

また、我々のプロジェクト及び他の関連するプロジェクトの成果はすべてT I Aにおきます新材料ヘテロ集成プラットフォームに集積化することができます。そこで新規企業が新しいアプリケーションを提案し、それをこのプラットフォームを利用して、デバイスを実証して製品化し、新しいマーケットを切り開く。これによる社会還元を図りたいと考えております。以上でございます。

【事務局】

それではここからの進行については奥村先生のほうでよろしく願いいたします。

【有識者議員】

どうもご説明ありがとうございます。特に、所期の目標との対比をきちんと示していただいているので、大変わかりやすい説明になっていたのではないかと思います。

幾つかあるのですが、最初に私のほうから、最後のスライドに年表が出てきまして、一番上の本研究課題参画企業の右のほうに2016年のところに、突然超低電力L S Iというキーワードが出てくるのですが、これは今までの超低電圧とは違うわけですね。まず、事実確認からしたい。

【説明者】

目標はあくまでも、超低電力でございますが、そのために電源電圧を下げるということでは同じ意味で。

【有識者議員】

今ご説明の超低電圧と同じだと理解してよろしいですか。

【説明者】

はい、ここの言葉では同じです。

【有識者議員】

わかりました。これは超低電圧だと。そうしますと、今度は超低電圧でその上のページの11ページに I n G a A s というのが青で書いてあって、企業ニーズというのは S i G e の T F E T だと、これはどういう意味で青と緑がつくり分けられているのかという意味がわからないのですけれども、これをまず教えていただけますか。

【説明者】

図の7ページを見ていただきたいのですが、当初の目的は0.2Vまで下げても従来に匹敵するオン電流、それからスピードを損なうことなく0.2Vにするという方法だったんです。それはあくまでも化合物半導体を使って狙うということです。ところがいろいろ企業に聞いてみますと、少しぐらい遅くてもその遅いのは並列化して稼げるので、いわゆるスピードと消費電力の積が小さければいいよと。むしろ化合物を使うよりもより実用に近い S i 系でそれを利用したら使えるかもしれないという企業がございまして、したがってあくまで目標を達成するのとあと今企業ニーズがある S i 系の T F E T もあわせて開発したいという意味でございまして。

【有識者議員】

逆に言うと S i 系であると、やはり0.2V以下は難しいと。

【説明者】

0.2V行くのですけれども、スピードは落ちます。

【有識者議員】

落ちると。お約束いただいているのは別にスピードのことは言ってなかったと思う、ここのテーマそのものでは。要するに、I n G a A s にかかなり注力されているように見えるのですけれども、これはどういうふうにお使いになるという予定なのかというのが質問の趣旨なのです。

【説明者】

プロセッサ自体が電圧を下げると遅くなるわけです。それをあくまでも並列化しないといけないので、並列化にはやはり限度があると思います。例えば5年、10年先はこの S i 系の T u n n e l F E T でもいいかもしれないけれども、結局はさらにまたスピードを狙ったときに、やはりプロセッサ一つ当たりのスピードも上げたいと出るに違いないと考えておりまして、そ

ういった意味で両方ターゲットにしているということです。

【有識者議員】

なかなかこういう斬新なのを近い将来実用にしようという企業があればいいと思うのですが、ぜひやっていただきたいと思うのですが、そういう企業の可能性はありますか。

【説明者】

このSi系のTFETというのは。

【有識者議員】

Siではなくて、むしろその化合物系のInGaAsの。

【説明者】

化合物は従来ずっと研究してきたのですが、今、Siの上に本当に必要なところだけ化合物を使うということになっておりまして、今、インテルも真面目にやり始めまして、いずれやはり実用化できると思っています。したがって、Tunnel FETも化合物半導体を使ったもので、当然将来出てくるのではないかと考えております。ただ、5年先になるかと言うとまだわからないのですけれども、その手前にSi系のTunnel FETを使ったものが実用化される可能性があると考えています。

【有識者議員】

そういうことをしつこく伺っている趣旨はご理解いただいていると思いますが、現在は残念ながら半導体業界になっているわけで、できるだけ成果を早く民間企業に移して、企業の力の源になっていただきたいと、そういう思いがあるわけです。もちろんプロジェクトでお約束いただいたことは達成していただかなければいけないのですけれども、両にらみをきちんとやっていただきたいということで、失礼ながら伺っています。やはりぜひこの技術を自分のところで実用しようという企業を早く発掘して、今回3社ですか、それぞれ入っておられるので、ぜひコミットメントをいただいて、前倒しで実用化していただきたいという強い希望があります。

【説明者】

手塚が東芝から出向しておりまして、新谷が日立です。私はもともと富士通ですけれども、それぞれ出向元の企業と情報交換を密にしております、絶えずフィードバックをかけてやっております。GeチャンネルのMOSに関しましても、今、東芝さんはいろいろアプリを考えて、なるべく早く実用化したいというふうに思っています。

【有識者議員】

大変わかりやすい説明をしていただいているのですが、基本的なところを幾つかお伺いしたい。2枚目のスライドで各テーマとの位置付けということで、全体としてはLSIとしてそれぞれのレベルのところでどういう省電力が図られるかという、2ページのスライド、LSIのデバイスレベルで見ると次のスライドになるという、こういう構成ですね。このプロジェクトでは3つの要素で分けている、このレベルでそれぞれ目標を達成できるというところまででしょうか。これがまず確認したいことです。

要するに、LSIレベルでこの3つの要素技術を本当に集積していますかという、そのところを。

【説明者】

テーマはコア技術の開発ということにしておりまして、最終的に本当はこれを統合したLSIを開発すればいいのですが、そこまでは約束しておりません。実は、一番最初に提案したときは、実は300mmでの実証ラインというのも目標に入れておりました。それは別途はずしまして、今は経済産業省のほうで実行しているということで、ここには300mmの実証というものは入っておりません。

【有識者議員】

そういうことであろうと思っておりました。そうであっても各分担の研究を進めるというところで、その後のまとめ方が5ページのスライドで、こういう3軸で目標を設定してあります。この図のイメージもそうなのですけれども、要するに最後に統合してLSIにするんだというイメージから離れてしまう。研究の展開がまたそんなふうになっているのではないかと思われまます。最後のまとめが結局、11ページのようになっている。恐らく3軸をそれぞれ開発しても、LSIに集積するためには、大きな問題があると思います。これではそこを見越して進めるんだという意図が見えない。その辺のところはいかがでしょうか。

【説明者】

おっしゃるとおりのところがございまして、それぞれのコア技術をしっかり開発しましょうと。そのコア技術単独で使えるアプリがあるので、それはGeチャンネルのLSIであったり、相変化を使ったソリッドステートデバイス、あとカーボンの排熱応用、それぞれでやりましょうと。それを統合したものは低電圧サーバーなのです。富士通でポスト「京」の研究をしているのですけれども、どうもこのまま行くと1チップあたり相当の電力になると、それをやはり下げないとだめだという話がありまして、電圧を下げてくださいと言ったら、できないと言っているのですけれども、こういった技術を統合していけば、それが実際に実現できるのではないかと思っております、それをこの中でやるのはちょっと難しく、それは2番目なのですからけれども、もう1つ、技術を統合するプロジェクトをTIAで推進する必要があるのではないかと思っております。

【外部有識者】

それは今はやられていないのですか。TIAの中ですか。

【説明者】

TIAの中で、今、例えば未来開拓プロジェクトとか、そういったものに提案しているところではありますが、まだ決まっておられません。

【有識者議員】

当初このプロジェクトへの期待というのは、一番初めの3つの要素技術を集積することによって、根本的な意味での省電力が図れるというイメージだったと思います。そのためにこういう要素技術の開発が必要だと。こういう構造なのに、発散して、それぞれの要素技術がそれぞれのアプリがあるのではないかという展開になると、細々としたものを集めているという感じに見えてしまう。そこが基本的なプロジェクトの……。

特に、別のプロジェクトをまた展開するのだとすると、この位置付けもかなり変わるのではないか。今日のご説明は、この要素技術で評価してほしいというか、そういうようにしか見えません。

そうなる個々の要素技術としてのかかなり厳しい議論をしなければいけないのではないかと

思います。そこはいかがでしょうか。

【説明者】

この絵にしましたように、LSIというのはトランジスタと配線と配線の中のデバイスでできていますので、それに対してコア技術を開発しますので、結果としてこれをインテグレーションしていくと。もちろん統合して使えるし、熱を冷やすのにも排熱応用にも使えるし、すべて統合できるイメージとしてはある。それをこの残りの時間にやるというのはちょっとすみません、ちょっと難しいという感じです。

【有識者議員】

そこまで行けないということは結構なのです。ただ、そういう構想のここまでするんだという位置付けは明確にさせていただく必要はあるかと思います。

【有識者議員】

そのことは、実はこのプロジェクトの1つの重要なポイントで、各プロジェクトにもお願いしていますが、このプロジェクトのコア技術は何ですかと問われたときに、この3つの軸のそれぞれを言うのか、そうではなくて今おっしゃったようにこの3つをインテグレートした構造のトランジスタをコア技術だということか、結果的には大きく違います。そこはよくお考えになったほうがいい。プロジェクトの最終評価ではそういう評価すると思いますから。

先ほどの各要素技術だけを伺っていると、失礼な言い方ですが、プロセスの作業パラメータを変えて目標値を達成したように見える。プロセス条件をふって、それである特性値を確保しましたというようにやや見えるところがあるので、それだけだとやはり弱いと思います、コア技術を最後に問われたときに。ということもあるので、今、相澤先生のコメントもありますし、ぜひ頭の中に入れておいていただきたい。

【外部有識者】

関連するのですけれども、追加質問の中でも出ていて、お答えいただいています、大変競争の激しい世界での最先端ということですから、インテルとか非常に強力なところが同じようなアプローチをしていて、その中でいいですよというか、似たようなところ、でもそれぞれ特性があるんだと思います。どうやってそういうところに勝っていくのですかという、そういう

視点が重要だと思えます。そういう質問があって、それに対して答えは基本的にはこれらの結果を産学連携で結集して、知的パッケージとしてまとめていきますという通り一遍のことですから、やはり今回のこれは日本の半導体産業の起死回生の一つとして提案された部分がありますので、それに対してどういうふう最終的なところで勝つという戦略をこの中に入れ込んでいるのかということをやはり考えていただく必要があるのではないかと思うんですけれども、それはいかがでしょうか。

【説明者】

低電圧動作CMOSの研究に関しては、産業界で言いますと東芝さんがメインになってやっております。もちろん産総研も入っています。今までこういった新材料を使うトランジスタの開発というのは経済産業省のプロジェクトとか文科省のプロジェクトとか、いろいろやられてきまして、実はそれらのノウハウが全て我々のチームのところに蓄積しております。かつ東芝さんは本体、半導体テクノロジー、今は日本で一番進んでいると言いますか、そういう会社でございますのでそれらを統合して何とか他社に勝ちたいということです。

そのときに、単なる低電力で高速のプロセッサだけかと言うとそうではなくて、メモリの応用もあれば、あるいはもう少し低電力でどこでも作れるとか、ディスプレイの上に乗るプロセッサとかいろいろな出口があると思います。そういったアプリケーションを何にするか分かってきますので、それも今いろいろ出向元のほうで考えているところでありまして、それを進めて何とか他社に負けずに頑張りたいと思っております。

【有識者議員】

ですから、そこが、このFIRSTのプログラムの位置付けにもかかわることなので、ぜひこの自己評価のまとめは軸をちゃんと修正していただく必要があるのではないかと思います。と言いますのは、これは今までの経産省、文科省で進められたそのナショプロをここでただまとめるということではFIRSTの位置付けとちょっと齟齬が生じる。これはあくまでも横山プロジェクトとして進めていただきたい。

【説明者】

あくまで土台として。

て、2018年はエクサプロセッサとあって、低電力のシステムに対して相当検討されています。ですからその辺のあれもちょっと見ながらちょっとシステムの方ともう少し密に、多分2018年ですとかなり具体的なイメージができ上がっていますので、多分その辺は0.5V前後のデバイスになるのではないかなと思うのです。

逆に言うと、研究者としては、2018年くらいまでに0.2Vの可能性を示しておくというのは非常に大事なことで、これは日本の強みになるのではないかと思います。ですから、ぜひその辺を、逆にそれが表に出るようなまとめ方をしてもらえれば強みというのが出てくるのではないかなと思うんですね。

多分、配線関係もバックエンドデバイスもそういう関係でまとめられようとしているのですが、ただ残念ながらちょっとよく、独自性とか具体的な2018年を目指したことを含めて、その辺の関係がまだちょっと弱いような感じがしますので、その辺をぜひお考えいただければと思います。

あとそれから、先ほども言いましたように、LSIの研究は膨大な研究費を必要としますので、今回のFIRSTだけでは全部含めてやるのは多分無理だと思います。だから逆に核となる項目のあれをやりながら、日本として全体の何と言いますか、研究開発をやっていくためには、どうしていかんとだめかと、そういう提言をしていただければ大変ありがたいなと思います。

【説明者】

どうもありがとうございます。

1点だけちょっとお答えしますと、東京大学の桜井先生と共同研究を開始しておりまして、回路の専門家なのですけれども、回路とデバイスと一緒にやったほうがいいという話がございました。そういった議論を通じて、先ほどのSi系のTunnel FETの関係について議論しておりまして、回路屋さんが扱えるように、Tunnel FETの回路モデルを作りまして、これからシステムまで出るか、そういうのを検討しようと思っております。これはちょうどプレスリリースでモデルを作ったというのを発表する予定にしております。そういったことも行っております。

【有識者議員】

この前「京」がLINPACKで2位になったわけですが、アメリカのスパコンで一

番びっくりしたのは消費電力の少なさです、「京」と比べて。むしろLINPACKの速度より消費電力の少なさがむしろ差が開いているのかなと心配しております、それだけにこういったプロジェクトへの期待は私自身も大きいし、それからできるだけ早く企業の中で実用に使っていただきたい。そうしませんとドンドン遅れていくのではないかなと、差がつくのではないかなと。要素、要素で見れば、それは皆さん方のプロジェクトの中にいい技術があったり、インテルに勝ったり、いろいろあると思うのですけれども、でき上がったシステムの消費電力があれだけ違うというのは、やはり私は謙虚に受け止めないといけないと思っています。ぜひインテグレーションしたところでのコア技術という成果にさせていただけると私はインパクトがあるのではないかなと思う。ぜひお考えをいただきたいと思います。

【外部有識者】

今、ご指摘の点はまさにそのとおりで、なぜアメリカ勢がスパコンの電力が少ないかと言うと、例えばIBMあたりはLSIのデバイスを使ったり、新しいデバイスを入れるんですね。日本のシステム屋さんはなかなか新しいデバイスを入れないんです。とにかく動いて性能が出ればいいということでやってしまいますので、先ほどから言っていますように、やはりそういうところと対抗していくためには、デバイス屋さんはデバイス屋さんだけでやっているのではなくて、もっと上位のシステム屋さんとか、そういう人たちとコミュニケーションをとってやらないと、システム屋さんというのは多分新しいデバイスを見ないんですね。そのカルチャーを変えないと私はだめだと思っています。ですから、ぜひ回路設計屋さんもちろん大事なんですけれども、もっと上の人たちとも交流されて、新しいデバイスの重要性をその辺のレベルから、多分上のほうから入っていかないとなかなかちょっと大変かなと思っていますので、ぜひよろしく。

【外部有識者】

一言いいですか。今、先生方がおっしゃっていることは大変重要なことだと思っています、単純に横山さんのプロジェクトでインテルのCPUを変えましょうという路線は通用しないと思うんですね。ご存じだと思いますが、12ページに書いてあるように、アプリケーションを検討するところ、要は世の中にどういう価値を示すのかということからスタートして、その価値を実現するためにこのプロジェクトのコンポーネントがどう活用されるのかということをもっと考えたほうが良いと個人的には思っています。横山さんのプロジェクトだけではなく

て、その上に書かれているような他の関連プロジェクトとの連携もぜひ積極的におやりになった上で、コアになる技術と、それがお客様の価値につながるということをきちんと示していただければ、このプロジェクトの成果の重要性が理解されやすくなると思います。よろしく願いしたいと思います。

【外部有識者】

1点、テクニカルなことで質問します。三角形表示のバックエンドデバイスのところで、飛び出していた思わぬ大成果と説明された点です。これは超格子構造で非常に大きな巨大磁気抵抗が発現したという成果です。これは偶然というか、この成果に対してはどのようなふうな横山先生が見通しを持ち、どういう展開させるのか、お聞きしたいと思います。すごく強調されて書いてありますので、興味深くちょっとお聞きしたいと思います。

【説明者】

ご存じのように、トポロジカル絶縁体というのは金属絶縁体、半導体、それからトポロジカルと言われている物質で、表面に本当に特異な電子状態があらわれていて、外場に加えてもスピンのコヒーレンス性が保たれるといういろいろな新しい物性が含まれていますので、我々はこれから、今は想像つかないようなデバイスに発展するのではないかと実は思っています。その1つの突破口です。それを見せたいなと思っておりまして、その1つが、新しいスピン流を利用したデバイスであるとか、あと相変化メモリでは、これを使うと新しいメモリができるかもしれないと新谷も言うておりまして、それと先ほども言いましたけれども、グラフェンを特異なバンド構造をしているのですが、コンダクションバンドはそのまま残して、バレンスバンドだけぐっと動かすということが相変化材料とグラフェンを積み重ねることによってできそうだという第一原理計算で見えてきております。そういった新しいそういう切り口を見せて、これからの新しい分野、出口を広げたいと言いますか、そういった思いでやろうと思っております。

【有識者議員】

よろしいですか。

それぞれにお願いしたいのは、このプロジェクトはある程度の金額規模でやっているものから、できるだけ要素技術のたくさん芽を出すことが主眼ではなくて、完成された技術を作

り上げる。これがやはり重要です。これはどのプロジェクトの方にもお願いしています。決して科研費を10個集めたような研究ではないわけなので、そこはプログラムの基本ですので、ぜひそのことも頭に入れて、残り少ない時間ですが、頑張ってくださいと思います。

もうよろしいですかね。

今日は、大変お忙しい中、ヒアリングにおいでいただきありがとうございます。

【説明者】

ありがとうございました。

【事務局】

これで、ヒアリングを終了させていただきます。ありがとうございました。