

これまでの取り組み

2014年8月12日	PM構想全体計画作り込みのための有識者検討会(非公開)	50名程の有識者が参加
2014年8月28日	第1回公開ワークショップ	70名程が参加
2014年10月20日	契約締結までの流れに関する説明会 各PI向け説明会(実施規約、契約書、計画書など)	
	実施規約、委託研究開発契約	締結日:2014年10月2日
2015年1月21日	運営会議準備会	運営会議の構成決定
2015年2月19日	キックオフシンポジウム(非公開)	アドバイザリーボードの先生方も参加 100名を超える研究者が参集
2015年2月19日	第1回運営会議	各PIに運営会議構成を説明
2015年4月～	一般社団法人発明推進協会 知的財産プロジェサ参画	PMスタッフ機能の強化
2015年4月～	PM補佐1名を強化	PMスタッフ機能の強化

これからの主な予定

2015年4月27日	第1回アドバイザリーボード会議	渡辺久恒, 石原宏, 新庄輝也, 宮崎照宣, 田中陽一郎, 谷口研二
2015年6月21日、22日	第1回国際シンポジウム	国際交流館プラザ平成
	運営会議年間日程	(6/3, 7/22, 10/14, 12/2, 2/3, 3/23)
	成果報告会	(7/1,2 12/17,18)
Quarterlyレポート(PI) Monthlyレポート(PL)	サイトビジット 知財運用会議	各PIと日程調整中 議論中, 5月にはキックオフ会議



First Announcement

The 1st [ImPACT] International Symposium on Spintronic Memory, Circuit and Storage

JUNE 21-22, 2015

*Tokyo International Exchange Center,
Plaza Heisei, Tokyo Academic Park, Aomi, Tokyo, JAPAN*

Since today's electronics are basically "volatile", large standby and active power consumptions will cause IT power explosion in near future. The ImPACT Sahashi program, "Ultimate Green IT Devices with Long Usage Times between Charging" aims to achieve ultimate green IT devices by introducing non-volatile functionality into all layers of computing systems. In the 1st International Symposium, we have 2 plenary talks, 10 featured invited talks and 5 project explanations and poster presentations. We hope you will join us in Tokyo and share the basic ideas of ultralow power spintronic device technology.

Toward the Ultimate Green IT Devices and System

Symposium Chair : Prof. Masashi Sahashi (Tohoku Univ., ImPACT/JST)
Program Chair : Shinji Yuasa (AIST)
Vice Chair : Yoshishige Suzuki (Osaka Univ.)
Vice Chair : Hideo Ohno (Tohoku University)

Plenary Talk


*Dr. Kazuo Kyuma, Council Member for Science, Technology and
Innovation, Cabinet Office of Government of Japan*
Dr. Jon Slaughter, Executive Vice President, Everspin Technologies

Sessions

Spin-Based Field Effect Transistor
Spintronics VLSI Technology
Voltage-Controlled Spintronic Non-Volatile Memory
MTJ Technology for Breakthrough in Scaling Limit
New Recording Principal with the ME effect



10 Invited Speakers, 5 talks from each Project Leader (Ron Jansen, Hideo Ohno, Yoshishige Suzuki, Shinji Yuasa, Masashi Sahashi), and Poster Presentations from more than 30 Principal Investigators (Koki Takanashi, Kazuhiro Hono, Toshiba, Fujitsu et al.)

Registration will be available soon.



プロジェクト	進捗	備考
<p>①スピントロニクスプロジェクト Ron Jansen/斎藤秀和(産総研)</p>	<p>スタート時点: SiおよびGeへのスピントロニクス情報入力および検出の原理実証に成功。 ImPACTでのプロジェクト目標: スピントロニクスの性能指数である磁気電流比を応用上必要な50%以上にする。 目標達成へのキーアプローチ: ①高スピントロニクス偏極強磁性ソース/ドレイン開発。 ②半導体チャネル層の高性能化 ③ソース/ドレイン電極間の狭ギャップ化 現時点での成果進捗, 問題点: 磁気電流比は徐々に向上しつつも1%未満。Ge(001)基板への不純物δドーピングに成功したので、この基板をプロジェクト内に供給して研究を加速。</p>	<p>応用ターゲットは、リコンフィギュラブルロジック(FPGA)。 現在は、回路構成のためにSRAM使用。消費電力大。面積大。</p>
<p>③単結晶化プロジェクト 湯浅新治(産総研)</p>	<p>スタート時点: MEMSや半導体デバイスに関するウエハ接合・3次元基盤技術 MTJ素子およびCPP-GMR素子のエピタキシャル成長技術。 ImPACTでのプロジェクト目標: 産業用の大型スパッタ装置によるSiウエハ(200~300mm)上にMTJ素子をエピタキシャル成長。磁気記録・スピントロニクス分野に初めてウエハ接合・3次元積層技術を導入、MOSウエハ上にエピタキシャルMTJ素子を作製。 現時点での成果進捗, 問題点: 200mmウエハ上に作製した多結晶薄膜を用いた接合実験で、パーティクル問題と外縁部の接合不良が判明。トリミングやパーティクル除去対策を検討中。</p>	<p>スケール限界の克服(<10nm)</p>
<p>⑤スピントロニクス集積回路による分散型ITシステムプロジェクト 大野英男(東北大)</p>	<p>スタート時点: 不揮発性MCUプロトタイプ(高性能版と低電力版)をはじめとする不揮発性論理集積回路を世界ではじめて設計・試作 現時点での成果進捗, 問題点: 更なる高性能で超低消費電力のマイコン設計のための環境立ち上げと基礎検討。300mmウエハ対応設備を用いた要素プロセスを開発。成果の一部をIEDM2014(2014/11/9)で報告。</p>	<ol style="list-style-type: none"> 1. “Perpendicular anisotropy CoFeB-MgO Based Magnetic Tunnel Junctions Scaling Down to 1X nm” 2. “Challenge of MOS/MTJ-Hybrid Nonvolatile Logic-in-Memory Architecture in Dark-Silicon Era”

目標とする基本スピンFET(デュアルゲート) ② 電圧トルクMRAMプロジェクト 鈴木義茂(阪大)



当面のチャレンジ


性能指数: 磁気電流(MC)比の増大がキーポイント(現状は 1% 程度)

$$\frac{I_{\uparrow\uparrow} - I_{\uparrow\downarrow}}{I_{\uparrow\downarrow}} > 100\% (\text{目標})$$

SRAMなど回路応用及び回路方式の検討



不揮発性エレクトロニクスを実用レベルで実現可能とするための仕組み?

電圧により磁石の向きやすい方向が変わる"電圧効果"を巧みに利用し、磁石の向きを電圧で制御、高抵抗と低抵抗の2状態("1", "0")を作り情報をメモリに記憶するのが電圧トルクMRAM。



④ 交差相関電圧書込み磁気記録プロジェクト 佐橋政司(東北大)


275Kで電気磁気効果による等温磁化反転を確認
 APL **106**,132407(2015) 東北大
 APL **106**,162404(2015) 阪大




①等温電界書き込み
 $H = +6kOe, E = -1800kV/cm$ (80V)
 ②等温電界書き込み
 $H = +6kOe, E = +2000kV/cm$ (100V)

高い交換結合積層膜での低電圧磁化反転の道程が見えて来た

薄膜においてもバルク同様の α 値を確認



Positive Exchange BiasによるEH積の低減(1/5)



まとめ


- ① いずれも困難な課題への挑戦であるが、各プロジェクトがコアとなる圧倒的差別化技術の創成に向けて本格始動.
- ② PMとしての大きな課題である出口戦略については、横串の実用化検討タスクフォースの実行(議論開始)とシンクタンクとの議論を重ね、早期に方向性を見出す.

參考資料

「電圧トルク磁化反転」日本発の革新的技術（基礎研究成果が“Nature”に）

2012年に鈴木義茂（大阪大）らは、パルス電圧による磁化反転に世界で初めて成功（しかも室温かつ超高速）

Y.Shiota, T.Nozaki, Y.Suzuki *et al.*, *Nature Materials* 11, 39 (2012).



- 最先端のDRAMや電流駆動のSTT-MRAMに比べても 約1/100の書き込み電力 (1.4 fJ) と書き込み電荷量 (< 1 fC)
- SRAM並みの高速・低電流書き込みとMRAMの不揮発性を兼ね備えた究極のメモリとしての高いポテンシャルが示された