1-2 インホイールモータの設計

インホイールモータの設計にあたり、タイやの縁石乗り上げシミュレーション(計算)から必 要電流および発熱量を求めた。図5に計算結果を示す。



図5 縁石乗り上げ時の必要電流計算結果

図5より縁石乗り上げ時に最大電流を必要とすることが分かり、本計算からモータの必要トル クおよびデバイス電流を求めることができる。図6に設計したインホイールモータのレイアウト を示す。図6のモータで40kWの出力を予定しており、今後詳細な電磁気設計を行っていく。



図6インホイールモータレイアウト(一部抜粋)

実施項目2【機電一体インバータシステムの研究開発】

実施項目1で導出したデバイス電流をもとに、インバータの設計を行った。まずSiCチップの 選定のためデバイス調査を行った。表2に調査結果,図7に定格電流とオン抵抗の関係を示す。

Fab. Maker	Die	VDS	ID	RDS	Tjmax
		(V)	(A) 25C	(mΩ)	(°C)
А	0	1200	90	25	150
В	0	1200	100	25	150
	0	600	80	36	150
С	0	1200	72	50	200
D	0	1200	40	80	175
	0	650	29	120	175

表2 デバイス調査結果



図7 耐圧および定格電流とオン抵抗の関係

図 7 より 600V 定格と 1200V 定格のデバイスにおいてオン抵抗の差がほとんどないことが分かり,本研究開発では 1200V 100A クラスのデバイスを使用していくこととした。

次にデバイスの発熱量からチップの並列数を検討した。チップの電流・オン抵抗特性より近似曲 線を求め120℃でのオン抵抗を導出し(図8),チップ発熱量を求めた(図9)。さらに設計モジ ュールの熱抵抗からTj温度上昇値を求めた(表3)。結果より120Aチップ単独ではデバイス許 容損失を超える一方,2並列では温度上昇値も許容できるため2並列で構成することとした。今後 モジュールレイアウトを進めていき試作・検証する予定である。



	表	3	チッ	ブ	。並列数	と	発熱量,	温度.	上昇	の	関任	系
--	---	---	----	---	------	---	------	-----	----	---	----	---

Num. of	Tj=120°C,	120A/modu	半田-BP界面温度TC				
chips	P _D (W)	I_{D} (A/chip)	V _{DS} (V)	$R_{on}(m\Omega)$	Rth_jc(K/W)	$\Delta T_{jc}(^{\circ}C)$	T _c (°C)
1	746	120	6.2	51.8	0.143	107	13
2	147	60	2.5	40.9	0.143	21	99
3	61	40	1.5	38.2	0.143	9	111
4	34	30	1.1	37.9	0.143	5	115

- 2. 成果(当該年度分についてのみ記載)
- (1)研究発表・講演(口頭発表も含む)
 該当なし(研究実施初年度のため)
- (2) 特許等

該当なし(研究実施初年度のため)

- (3) 受賞実績該当なし(研究実施初年度のため)
- 3. その他特記事項(当該年度分についてのみ記載)
- (1) 成果普及の努力(プレス発表等)該当なし(研究実施初年度のため)
- (2) その他該当なし(研究実施初年度のため)

契約管理番号 14101703-0

備考:様式の寸法は、日本工業規格A列4とし、左とじとすること。

開発項目「超高次非線形誘電率顕微鏡法を用いた SiC 基板材料及び パワーエレクトロニクス素子の高性能化に資する評価技術の開発」

平成26年度~平成27年度のうち平成26年度分

中間年報

委託先名:国立大学法人東北大学

1. 研究開発の内容及び成果等

SiO₂/SiC 界面の移動度は大きな界面準位密度のため SiC の物性値から予測される値よりは小さく ON 抵抗を下げるために界面の特性の向上が望まれている. しかしこの問題は20年来解決されておらず,そのバルクの物性値から期待されたほどには高性能な SiC-MOS デバイスは得られていない.この課題にとっての最大の問題点は今まで非破壊で直接 SiO₂/SiC 界面を観測できる計測技術が皆無であったことである.一方当該研究者らは超高次非線形誘電率顕微鏡法

(SHO-SNDM)という、半導体中の固定電荷や活性化されたドーパント分布(キャリア分布)が超高感度で高分解能に(極めて詳細に)観測できる新しい計測 手法を開発している.

そこで今年度はSHO-SNDMを用いてSiO₂/SiC界面が非破壊で観測可能である事を証明する研究を行なった.

図1にn型4°オフ角を持つ4H-SiCのSi面を(a)酸化膜なし(b)2.5nm酸化 膜あり(c)45nm酸化膜ありの3サンプルをSHO-SNDMで計測した結果を示す. 実デバイスで用いられる45nmのSiO2膜を通してもSNDMを使えばSiO2/SiC



図1SiC ウエハ表面の SNDM による観測結果(a)酸化膜なし(b)2.5nm 厚の酸化膜あり. (c)45nm 厚の酸化膜あり.

界面の状態がはっきりと観測できる事が明らかになった.これは初めての成果 である.また SiO₂膜の成長に伴い界面の状態を示すと思われる斑模様の分布が 大きくなることも併せて明確に観測できた.

次に図2に示すように酸化膜厚 2.5nm のサンプルで NO ポスト酸化アニール を行なった前後での界面を計測した. その結果窒化処理により SNDM 信号が増 加し界面のキャリアが増加していることと,更に信号を中心値で規格化すると NO 処理により界面のムラが小さくなり均一な界面が得られていることが分か り,NO 処理により MOS 界面の移動度が上がる事が知られているが,このこと が界面の直接観察でも裏付けられた. これも世界初の知見である.



図 2 (a)ポストアニール前の SiO₂/SiC 界面(b)ポストアニール処理した SiO₂/SiC 界面. (c)(d)は(a)(b)をそれぞれその中心値で規格化した SNDM 像.

次に SHO-SNDM 法を用い NO 処理前後のサンプルで局所的な C-V 曲線を再構成した結果を図3に示す.図3(b)の NO 処理ありの場合には大きな印加電圧 依存性を持ちヒステリシスも殆ど無いが図3(a)では大きなヒステリシスが観測 された.これは NO 処理なしの SiO₂/SiC 界面には大きな界面準位密度があるこ とを直接的に示している.

最後に局所 C-V 曲線の一次微分値のバイアス電圧依存性を SHO-SNDM 法を 使い求めた結果を図4に示す.アキュミュレーション側(負側)に電圧を印加 した時に大きな分布が現れていることが明確に見て取れる.このことはキャリ アの電子が SiO₂/SiC 界面に蓄積していっている過程を可視化している可能性を 示唆しており次年度に行うより詳細な実験により局所的な界面準位密度の分布 と併せて最終的な結論を得たい.



(a)

(b)

図3 SHO-SNDM 法による局所 C-V 曲線. (a)ポストアニールなし(b)ポストアニールあり.



図4 局所 C-V 曲線の一次微分値の分布の電圧依存性. 負側が電子が界面に蓄積する向き である.

以上のようにSHO-SNDMを用いて世界で初めて非破壊でSiO₂/SiC界面が可 視化できることが明らかになり、更に界面移動度低下につながると考えられる 多くの現象をとらえることが出来たのは、今年度の本研究の大きな成果であっ たと考えられる. 2. 成果

(1)研究発表・講演

長 康雄:「界面の新たな評価手法について」, SIP(戦略的イノベーション 創造プログラム)/次世代パワーエレクトロニクス第2回ワークショップ, H26年12月19日

(2) 特許等

「なし」

(3)受賞実績

H26年10月報公賞受賞

3. その他特記事項

(1) 成果普及の努力「なし」

(2) その他

契約管理番号:14101704-0